论文目录 | |
| 摘要 | 第1-6页 |
| Abstract | 第6-8页 |
| 1 绪论 | 第12-28页 |
| 1.1 论文研究背景 | 第12-18页 |
| 1.1.1 前端微电子系统及ADC设计指标 | 第12-14页 |
| 1.1.2 混合信号微控制器片上系统及ADC设计指标 | 第14-16页 |
| 1.1.3 ADC拓扑结构的选择 | 第16-18页 |
| 1.2 Pipelined SAR ADC国内外研究现状 | 第18-22页 |
| 1.3 本文研究工作和主要创新点 | 第22-25页 |
| 1.3.1 选题意义 | 第22-23页 |
| 1.3.2 完成的主要工作 | 第23-25页 |
| 1.3.3 主要创新点概要 | 第25页 |
| 1.4 论文结构 | 第25-28页 |
| 2 Pipelined SAR ADC概述 | 第28-58页 |
| 2.1 ADC的工作原理 | 第28-29页 |
| 2.2 ADC的性能参数 | 第29-35页 |
| 2.2.1 静态参数 | 第29-32页 |
| 2.2.2 动态参数 | 第32-35页 |
| 2.2.3 优值(FOM) | 第35页 |
| 2.3 Pipelined ADC概述 | 第35-43页 |
| 2.3.1 Pipelined ADC的基本结构和工作原理 | 第35-37页 |
| 2.3.2 Pipelined ADC的数字校正技术 | 第37-40页 |
| 2.3.3 单级流水级电路的原理图 | 第40-43页 |
| 2.4 SAR ADC概述 | 第43-51页 |
| 2.4.1 SAR ADC的基本结构和工作原理 | 第43-44页 |
| 2.4.2 SAR ADC的原理图 | 第44-51页 |
| 2.5 Pipelined SAR ADC概述 | 第51-56页 |
| 2.5.1 Pipelined SAR ADC的基本结构和工作原理 | 第51-53页 |
| 2.5.2 单级流水级电路的原理图 | 第53-56页 |
| 2.6 本章小结 | 第56-58页 |
| 3 Pipelined SAR ADC数字校正和校准技术 | 第58-88页 |
| 3.1 应用背景和系统结构 | 第58-61页 |
| 3.1.1 应用背景 | 第58-59页 |
| 3.1.2 系统结构 | 第59-61页 |
| 3.2 Pipelined SAR ADC数字校正技术 | 第61-69页 |
| 3.2.1 Pipelined SAR ADC数字校正技术及存在的问题 | 第61-65页 |
| 3.2.2 双极性Pipelined SAR ADC数字校正技术的提出 | 第65-69页 |
| 3.3 余量放大器失调电压消除技术 | 第69-74页 |
| 3.3.1 余量放大器的失调电压对MDAC电路产生的影响 | 第69-71页 |
| 3.3.2 余量放大器失调电压消除技术的提出 | 第71-74页 |
| 3.4 基于权重的Pipelined SAR ADC数字校准技术 | 第74-79页 |
| 3.4.1 基于权重的单级1 bit Pipelined ADC数字校准技术 | 第74-76页 |
| 3.4.2 基于权重的Pipelined SAR ADC数字校准技术 | 第76-79页 |
| 3.5 ADC测试与性能评估方法 | 第79-86页 |
| 3.5.1 PCB测试版设计 | 第79-83页 |
| 3.5.2 测试结果及分析 | 第83-86页 |
| 3.6 本章小结 | 第86-88页 |
| 4 高线性度Pipelined SAR ADC的研究与设计 | 第88-116页 |
| 4.1 应用背景和系统结构 | 第88-91页 |
| 4.1.1 应用背景 | 第88-89页 |
| 4.1.2 系统结构 | 第89-91页 |
| 4.2 高线性度流水级电路 | 第91-101页 |
| 4.2.1 传统流水级电路的功耗和线性度分析 | 第91-96页 |
| 4.2.2 基于共模电平Vcm的流水级电路的提出 | 第96-101页 |
| 4.3 二进制权重DAC电容阵列版图布局布线的优化设计方法 | 第101-105页 |
| 4.3.1 新型单位电容版图结构的提出 | 第101-103页 |
| 4.3.2 二进制权重DAC电容阵列的布局布线 | 第103-105页 |
| 4.4 Pipelined SAR ADC关键模块的设计 | 第105-111页 |
| 4.4.1 高性能余量放大器的设计 | 第105-108页 |
| 4.4.2 比较器的设计 | 第108-111页 |
| 4.5 ADC测试与性能评估方法 | 第111-114页 |
| 4.5.1 芯片照片及测试平台搭建 | 第111-112页 |
| 4.5.2 测试结果及分析 | 第112-114页 |
| 4.6 本章小结 | 第114-116页 |
| 5 低功耗Pipelined SAR ADC的研究与设计 | 第116-148页 |
| 5.1 应用背景及系统结构 | 第116-120页 |
| 5.1.1 应用背景 | 第116-117页 |
| 5.1.2 系统结构 | 第117-120页 |
| 5.2 第二级8 bit SAR ADC结构的优化 | 第120-123页 |
| 5.3 随机码校准技术 | 第123-128页 |
| 5.3.1 单位桥电容SAR ADC周期性毛刺问题 | 第123-126页 |
| 5.3.2 随机码校准算法的提出 | 第126-128页 |
| 5.4 外围电路的研究与设计 | 第128-136页 |
| 5.4.1 单端转差分电路的设计 | 第128-133页 |
| 5.4.2 基准电压源的设计 | 第133-136页 |
| 5.5 Pipelined SAR ADC抗辐射加固设计 | 第136-141页 |
| 5.5.1 数字集成电路抗辐射加固设计 | 第136-139页 |
| 5.5.2 模拟集成电路抗辐射加固设计 | 第139-141页 |
| 5.6 ADC测试与性能评估方法 | 第141-146页 |
| 5.6.1 芯片照片及PCB测试版设计 | 第141-142页 |
| 5.6.2 校准前测试结果及分析 | 第142-143页 |
| 5.6.3 校准后测试结果及分析 | 第143-144页 |
| 5.6.4 ADC,DAC,CPU和时钟模块的联合测试 | 第144-146页 |
| 5.7 本章小结 | 第146-148页 |
| 6 总结与展望 | 第148-154页 |
| 6.1 工作总结 | 第148-151页 |
| 6.1.1 完成的工作及创新点概述 | 第148-150页 |
| 6.1.2 性能比较 | 第150-151页 |
| 6.2 未来展望 | 第151-154页 |
| 参考文献 | 第154-166页 |
| 致谢 | 第166-168页 |
| 攻读博士学位期间发表的学术论文和参加科研情况 | 第168-170页 |
