论文目录 | |
声明 | 第1
页 |
论文版权使用授权书 | 第2-3
页 |
资助 | 第3-4
页 |
摘要 | 第4-6
页 |
Abstract | 第6-8
页 |
目录 | 第8-17
页 |
第一章 引言 | 第17-27
页 |
· 研究意义 | 第17-20
页 |
· 合成孔径雷达实时成像系统需求迫切 | 第17-18
页 |
· SoPC与PBD方兴未艾 | 第18-19
页 |
· 软硬件协同设计技术亟待发展 | 第19-20
页 |
· 本文的主要研究内容 | 第20-22
页 |
· SoPC的软硬件协同设计技术 | 第20-21
页 |
· 高性能SoPC处理平台 | 第21
页 |
· SAR实时成像SoPC系统设计与优化 | 第21-22
页 |
· 论文的主要贡献 | 第22-24
页 |
· 论文的组织 | 第24-27
页 |
第二章 概述 | 第27-45
页 |
· 合成孔径雷达成像原理 | 第27
页 |
· SAR成像算法 | 第27-29
页 |
· Range Doppler算法 | 第28
页 |
· Chirp Scaling算法 | 第28-29
页 |
· SAR成像系统分析 | 第29-31
页 |
· 基于通用计算机的SAR成像处理系统 | 第30
页 |
· SAR成像处理专用系统 | 第30-31
页 |
· 基于平台的SoPC相关进展 | 第31-38
页 |
· SoPC相关概念 | 第32-33
页 |
· 平台器件 | 第33-35
页 |
· 片上总线 | 第35-37
页 |
· 平台开发环境 | 第37
页 |
· 挑战和新技术 | 第37-38
页 |
· 软硬件协同设计技术 | 第38-42
页 |
· SoPC设计流程 | 第38-40
页 |
· 系统建模和软硬件划分 | 第40-41
页 |
· 系统级设计ESL | 第41
页 |
· 可验证设计DFV技术 | 第41-42
页 |
· 并行计算技术 | 第42
页 |
· 本章小结 | 第42-45
页 |
第三章 多约束处理流图模型MCPGM | 第45-59
页 |
· 已有的设计模型 | 第45-46
页 |
· MCPGM模型 | 第46-53
页 |
· 基于平台的SoPC软硬件协同设计的系统特征 | 第46-47
页 |
· MCPGM形式化描述 | 第47-51
页 |
· MCPGM的系统设计流程 | 第51-52
页 |
· 基于MCPGM的软硬件划分 | 第52-53
页 |
· SAR成像Chirp Scaling软硬件实现分析 | 第53-58
页 |
· FFT处理单元的实现 | 第53-56
页 |
· 因子计算和因子补偿的实现 | 第56-57
页 |
· SAR实时成像Chirp Scaling系统实时性 | 第57-58
页 |
· 本章小结 | 第58-59
页 |
第四章 片内多总线结构SoPC设计 | 第59-69
页 |
· 基于平台的SoPC片上总线 | 第59
页 |
· 多PLB总线结构设计 | 第59-61
页 |
· 片内多PLB总线结构 | 第60
页 |
· 主从FPGA结构和扩展存储 | 第60
页 |
· 多PLB总线的设计方案 | 第60-61
页 |
· 多PLB总线结构关键技术 | 第61-65
页 |
· 异步总线桥 | 第61-62
页 |
· 可验证设计DFV | 第62-64
页 |
· 总线负载均衡 | 第64-65
页 |
· 实时压缩系统平台应用 | 第65-66
页 |
· 本章小结 | 第66-69
页 |
第五章 SAR实时成像SoPC算法模拟与并行仿真 | 第69-85
页 |
· 曙光刀片服务器并行环境 | 第69-70
页 |
· 矩阵转置的并行优化 | 第70-75
页 |
· 矩阵运算Cache颠簸 | 第71-72
页 |
· 最优分块和冗余存储策略 | 第72-75
页 |
· 矩阵存储重映射 | 第75
页 |
· 并行算法设计 | 第75-76
页 |
· 两类应用的并行优化 | 第76-78
页 |
· 计算密集型并行优化 | 第77
页 |
· 网络密集型并行优化 | 第77-78
页 |
· 并行性能分析 | 第78-82
页 |
· 计算密集型应用 | 第79
页 |
· 网络密集型应用 | 第79-80
页 |
· 算法整体并行性能分析 | 第80-82
页 |
· 并行算法成像质量 | 第82-83
页 |
· 本章小结 | 第83-85
页 |
第六章 基于平台的SAR实时成像SoPC系统 | 第85-101
页 |
· SAR实时成像SoPC | 第85-87
页 |
· SAR实时成像SoPC系统功能单元设计 | 第87-92
页 |
· 多时钟域设计 | 第88
页 |
· 64位PLB总线和P2P总线桥 | 第88-89
页 |
· 支持行列双向快速存取的DDR SDRAM控制器 | 第89
页 |
· FFF阵列 | 第89-90
页 |
· DMA控制器 | 第90-91
页 |
· 因子补偿单元 | 第91
页 |
· FFT移位控制单元 | 第91
页 |
· 输入输出控制器 | 第91-92
页 |
· 控制-调试子系统 | 第92-96
页 |
· 状态控制寄存器DCR总线环路 | 第93-94
页 |
· PCI调试模块设计 | 第94-96
页 |
· SAR实时成像SoPC系统计算流程 | 第96-98
页 |
· 原始数据和成像参数输入 | 第97
页 |
· 方位向FFT及CS因子补偿 | 第97-98
页 |
· 距离向FFT及距离补偿因子处理 | 第98
页 |
· 距离向IFFT及因子处理 | 第98
页 |
· 方位向IFFT | 第98
页 |
· 图像输出 | 第98
页 |
· 成像系统处理板 | 第98-100
页 |
· 本章小结 | 第100-101
页 |
第七章 SAR实时成像SoPC因子计算子系统 | 第101-119
页 |
· SAR成像Chirp Scaling算法因子计算 | 第101-103
页 |
· 计算矢量C_s/B_(r0)及其有限组合变量的数值分析 | 第103-104
页 |
· 实际系统C_s/B_(r0)数值计算精度分析 | 第104-108
页 |
· C波段SAR中C_s/B_(r0)数值计算精度分析 | 第104-106
页 |
· L波段SAR中Cs/Bro数值计算精度分析 | 第106-108
页 |
· 因子计算的统一模型 | 第108-112
页 |
· 因子计算单元的软硬件协同设计 | 第112-115
页 |
· 因子单元的软硬件协同计算流程 | 第112-113
页 |
· 因子单元的软硬件协同设计 | 第113-115
页 |
· 改进因子算法的成像质量评估 | 第115-116
页 |
· 本章小结 | 第116-119
页 |
第八章 基于平台的SAR实时成像SoPC系统评测 | 第119-131
页 |
· 图像质量的客观评价体系 | 第119-121
页 |
· Chirp Scaling算法成像质量评价的C语言仿真 | 第121-123
页 |
· Chirp Scaling算法成像质量评测结果 | 第123-126
页 |
· Chirp Scaling算法成像效果 | 第126-128
页 |
· SoPC系统运行性能测试 | 第128-129
页 |
· 本章小结 | 第129-131
页 |
第九章 总结 | 第131-135
页 |
· 论文的主要工作和结论 | 第131-133
页 |
· 进一步的研究工作 | 第133-135
页 |
参考文献 | 第135-143
页 |
致谢 | 第143-145
页 |
作者简介 | 第145-146页 |