论文目录 | |
| 摘要 | 第1-5页 |
| abstract | 第5-6页 |
| 缩略词 | 第14-15页 |
| 第一章 绪论 | 第15-29页 |
| 1.1 课题研究背景及意义 | 第15-18页 |
| 1.2 课题相关技术研究现状 | 第18-25页 |
| 1.2.1 物联网节点SoC发展现状 | 第18-19页 |
| 1.2.2 RISC-V指令集发展现状 | 第19-21页 |
| 1.2.3 SIMON算法功耗攻击和防御措施研究现状 | 第21-23页 |
| 1.2.4 硬件木马检测技术研究现状 | 第23-24页 |
| 1.2.5 卷积神经网络硬件加速研究现状 | 第24-25页 |
| 1.3 论文主要工作 | 第25-27页 |
| 1.4 论文结构安排 | 第27-29页 |
| 第二章 轻量级密码算法SIMON的功耗攻击及防御措施研究 | 第29-46页 |
| 2.1 轻量级密码算法SIMON介绍 | 第29-30页 |
| 2.2 SIMON加密电路差分功耗攻击实现 | 第30-40页 |
| 2.2.1 DPA攻击原理及流程 | 第30-32页 |
| 2.2.2 SIMON加密电路DPA攻击流程 | 第32-33页 |
| 2.2.3 功耗攻击平台设计 | 第33-38页 |
| 2.2.4 SIMON加密电路功耗攻击结果 | 第38-40页 |
| 2.3 基于WDDL的 SIMON电路抗DPA优化设计 | 第40-44页 |
| 2.3.1 WDDL技术介绍 | 第40-41页 |
| 2.3.2 基于WDDL的 SIMON电路优化设计 | 第41-43页 |
| 2.3.3 功能验证与抗DPA效果分析 | 第43-44页 |
| 2.4 本章小结 | 第44-46页 |
| 第三章 基于旁路分析的硬件木马检测方法研究 | 第46-58页 |
| 3.1 硬件木马及其检测方法的研究与设计 | 第46-49页 |
| 3.1.1 硬件木马分类 | 第46-47页 |
| 3.1.2 基于旁路分析的硬件木马检测方法原理 | 第47-48页 |
| 3.1.3 功耗泄露型硬件木马设计 | 第48-49页 |
| 3.2 旁路数据处理算法介绍 | 第49-53页 |
| 3.2.1 主成分分析法原理介绍 | 第49-51页 |
| 3.2.2 谱聚类算法原理介绍 | 第51-53页 |
| 3.3 基于功耗分析的硬件木马检测方法研究与实现 | 第53-57页 |
| 3.3.1 功耗采集平台设计 | 第51-55页 |
| 3.3.2 基于PCA的功耗数据处理 | 第55-56页 |
| 3.3.3 基于谱聚类分析硬件木马判别 | 第56-57页 |
| 3.4 本章小结 | 第57-58页 |
| 第四章 面向物联网SOC的卷积神经网络加速单元设计 | 第58-75页 |
| 4.1 卷积神经网络算法介绍 | 第58-59页 |
| 4.2 卷积神经网络加速单元设计 | 第59-65页 |
| 4.2.1 CNN加速电路结构设计 | 第59-60页 |
| 4.2.2 高吞吐率数据存储通道设计 | 第60-62页 |
| 4.2.3 低带宽二维卷积电路设计 | 第62-63页 |
| 4.2.4 池化电路设计 | 第63-64页 |
| 4.2.5 卷积神经网络加速计算链设计 | 第64-65页 |
| 4.3 基于CORTEX-M3 内核的验证平台构建 | 第65-70页 |
| 4.3.1 Cortex-M3 处理器IP核介绍 | 第66-67页 |
| 4.3.2 SoC片上总线设计 | 第67-68页 |
| 4.3.3 卷积加速单元地址分配 | 第68-69页 |
| 4.3.4 基于FPGA的 SoC原型验证实现 | 第69-70页 |
| 4.3.5 SoC软件开发环境搭建 | 第70页 |
| 4.4 性能测试及结果分析 | 第70-73页 |
| 4.4.1 LeNet-5 网络介绍 | 第70-71页 |
| 4.4.2 LeNet-5 网络移植 | 第71-72页 |
| 4.4.3 测试结果分析 | 第72-73页 |
| 4.5 本章小结 | 第73-75页 |
| 第五章 基于RISC-V架构的物联网SOC设计 | 第75-97页 |
| 5.1 基于RISC-V架构物联网SOC介绍 | 第75-82页 |
| 5.1.1 SoC结构设计 | 第75-76页 |
| 5.1.2 RISC-V指令格式说明 | 第76-79页 |
| 5.1.3 基于四级流水线的处理器内核介绍 | 第79-82页 |
| 5.2 处理器CACHE设计 | 第82-89页 |
| 5.2.1 处理器Cache结构及替换策略研究 | 第83-84页 |
| 5.2.2 组关联型指令Cache设计 | 第84-87页 |
| 5.2.3 写回型数据Cache设计 | 第87-88页 |
| 5.2.4 Cache资源分析及性能测试 | 第88-89页 |
| 5.3 SOC软件开发环境搭建及启动程序设计 | 第89-94页 |
| 5.3.1 SoC地址空间划分 | 第89-90页 |
| 5.3.2 RISC-V处理器软件开发环境搭建 | 第90-91页 |
| 5.3.3 程序链接及ELF格式介绍 | 第91-93页 |
| 5.3.4 SoC BOOT程序设计 | 第93-94页 |
| 5.4 SOC资源及性能分析 | 第94-96页 |
| 5.5 本章小结 | 第96-97页 |
| 第六章 总结与展望 | 第97-99页 |
| 参考文献 | 第99-105页 |
| 致谢 | 第105-106页 |
| 在学期间的研究成果及发表的学术论文 | 第106页 |
