论文目录 | |
摘要 | 第1-7页 |
abstract | 第7-8页 |
第一章 绪论 | 第11-17页 |
1.1 研究工作的背景与意义 | 第11-12页 |
1.2 数字预失真技术国内外研究历史与现状 | 第12-14页 |
1.3 研究目标 | 第14-15页 |
1.4 研究内容 | 第15页 |
1.5 本论文的结构安排 | 第15-17页 |
第二章 功放非线性理论及预失真基本原理 | 第17-30页 |
2.1 总体方案设计 | 第17-18页 |
2.2 功率放大器的非线性特性 | 第18-20页 |
2.2.1 功放无记忆失真特性 | 第18-19页 |
2.2.2 功放记忆失真特性 | 第19-20页 |
2.3 功率放大器非线性特性主要技术指标 | 第20-22页 |
2.3.1 1dB压缩点 | 第20-21页 |
2.3.2 误差向量幅度 | 第21-22页 |
2.3.3 邻近信道功率比 | 第22页 |
2.4 功率放大器模型 | 第22-26页 |
2.4.1 无记忆功率放大器模型 | 第23-24页 |
2.4.2 记忆功率放大器模型 | 第24-26页 |
2.5 预失真基本原理 | 第26-29页 |
2.5.1 数字预失真器基本结构 | 第26-27页 |
2.5.2 数字预失真器期望增益的选择 | 第27-29页 |
2.6 本章小结 | 第29-30页 |
第三章 基于RASCAL算法数字预失真器的研究 | 第30-41页 |
3.1 基于RASCAL算法数字预失真器的研究 | 第30-32页 |
3.2 基于改进RASCAL算法的数字预失真器的研究 | 第32-36页 |
3.3 仿真结果分析 | 第36-39页 |
3.4 本章小结 | 第39-41页 |
第四章 基于记忆多项式模型数字预失真器的研究 | 第41-60页 |
4.1 基于记忆多项式模型的数字预失真器基本原理 | 第41-43页 |
4.2 延时算法 | 第43-45页 |
4.3 数字预失真器参数的提取 | 第45-48页 |
4.3.1 基于LS算法的数字预失真器参数提取 | 第45-47页 |
4.3.2 基于RLS算法的数字预失真器参数提取 | 第47-48页 |
4.4 基于记忆多项式模型(奇数阶)数字预失真器的仿真结果分析 | 第48-56页 |
4.4.1 输入双音信号仿真结果分析 | 第50-53页 |
4.4.2 输入宽带信号仿真结果分析 | 第53-56页 |
4.5 基于记忆多项式模型(奇偶阶)数字预失真器的仿真结果分析 | 第56-58页 |
4.6 本章小结 | 第58-60页 |
第五章 基于记忆多项式模型数字预失真算法的硬件实现 | 第60-71页 |
5.1 硬件平台简介 | 第60-61页 |
5.2 硬件实验平台的搭建 | 第61-62页 |
5.3 基于记忆多项式模型数字预失真算法的FPGA实现 | 第62-68页 |
5.3.1 P9032 硬件平台内部信号的流通 | 第62-63页 |
5.3.2 数字预失真训练器模块设计 | 第63-65页 |
5.3.3 存储模块的设计 | 第65-66页 |
5.3.4 延时模块的设计 | 第66-67页 |
5.3.5 复数乘法器的设计 | 第67-68页 |
5.4 基于记忆多项式模型数字预失真算法的FPGA实现验证 | 第68-70页 |
5.5 本章小结 | 第70-71页 |
第六章 全文总结与展望 | 第71-73页 |
6.1 全文总结 | 第71-72页 |
6.2 后续工作展望 | 第72-73页 |
致谢 | 第73-74页 |
参考文献 | 第74-77页 |