论文目录 | |
| 摘要 | 第1-6页 |
| abstract | 第6-7页 |
| 专用术语注释表 | 第11-12页 |
| 第一章 绪论 | 第12-20页 |
| 1.1 课题研究背景与意义 | 第12-13页 |
| 1.2 相关技术背景 | 第13-16页 |
| 1.2.1 视频编解码的国际标准发展简介 | 第13-14页 |
| 1.2.2 多核技术发展简介 | 第14-15页 |
| 1.2.3 TILERA平台简介 | 第15-16页 |
| 1.3 国内外研究现状 | 第16-18页 |
| 1.4 课题的研究内容与安排 | 第18-20页 |
| 1.4.1 课题的研究内容 | 第18-19页 |
| 1.4.2 本文安排 | 第19-20页 |
| 第二章 HEVC视频编解码标准与并行化结构分析 | 第20-30页 |
| 2.1 概述 | 第20页 |
| 2.2 HEVC编码基本模块简介 | 第20-23页 |
| 2.2.1 四叉树结构 | 第21页 |
| 2.2.2 帧内预测 | 第21-22页 |
| 2.2.3 帧间预测 | 第22-23页 |
| 2.2.4 环路滤波 | 第23页 |
| 2.3 HEVC可并行化方式 | 第23-27页 |
| 2.3.1 GOP级并行 | 第23-24页 |
| 2.3.2 Frame级并行 | 第24页 |
| 2.3.3 Slice级并行 | 第24-25页 |
| 2.3.4 Tile级并行 | 第25-26页 |
| 2.3.5 WPP波前并行 | 第26页 |
| 2.3.6 OWF重叠波前并行 | 第26-27页 |
| 2.4 HEVC解码模块分析 | 第27-28页 |
| 2.4.1 HEVC解码基本流程 | 第27-28页 |
| 2.4.2 HEVC解码模块分析 | 第28页 |
| 2.5 本章小结 | 第28-30页 |
| 第三章 基于CTU单元的HEVC波前并行解码算法 | 第30-41页 |
| 3.1 概述 | 第30页 |
| 3.2 HEVC标准中的并行解码算法CTU依赖性分析 | 第30-33页 |
| 3.2.1 CTU依赖性分析 | 第30-31页 |
| 3.2.2 现有波前并行解码方案分析 | 第31-33页 |
| 3.3 基于CTU单元的波前并行解码算法分析与设计 | 第33-40页 |
| 3.3.1 基于CTU单元依赖关系分析及依赖表建立 | 第33-35页 |
| 3.3.2 基于CTU单元并行解码算法设计与实现 | 第35-39页 |
| 3.3.3 基于CTU单元的波前并行方案的性能分析 | 第39-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第四章 基于CTU的快速融合环路滤波算法的实现 | 第41-52页 |
| 4.1 概述 | 第41页 |
| 4.2 HEVC环路滤波可并行化及依赖关系分析 | 第41-45页 |
| 4.2.1 去方块滤波可并行化分析 | 第42-44页 |
| 4.2.2 样本自适应补偿可并行化分析 | 第44-45页 |
| 4.3 基于CTU单元的快速融合环路滤波算法设计与实现 | 第45-51页 |
| 4.3.1 去方块滤波与样本自适应补偿的数据依赖性分析 | 第45-47页 |
| 4.3.2 快速融合环路滤波算法 | 第47-51页 |
| 4.3.3 快速融合环路滤波算法性能分析 | 第51页 |
| 4.4 本章小结 | 第51-52页 |
| 第五章 基于多核处理器的HEVC多路视频流并行解码 | 第52-68页 |
| 5.1 概述 | 第52页 |
| 5.2 基于CTU单元的多层次并行解码算法设计与实现 | 第52-57页 |
| 5.2.1 多层次并行解码算法基本思路 | 第52-55页 |
| 5.2.2 多层次并行解码算法设计与实现 | 第55-57页 |
| 5.3 HEVC分像素插值指令集并行优化设计与实现 | 第57-61页 |
| 5.3.1 分像素插值过程分析 | 第57-58页 |
| 5.3.2 指令集优化分析 | 第58-59页 |
| 5.3.3 分像素插值指令集并行优化 | 第59-61页 |
| 5.4 基于多核处理器的多路视频流并行解码设计 | 第61-67页 |
| 5.4.1 基本设计思路 | 第61-63页 |
| 5.4.2 基于多核处理器的多路视频流并行解码方法设计 | 第63-66页 |
| 5.4.3 多路视频流并行解码方法性能分析 | 第66-67页 |
| 5.5 本章小结 | 第67-68页 |
| 第六章 实验结果与实验分析 | 第68-79页 |
| 6.1 实验环境与并行算法评估指标 | 第68-71页 |
| 6.1.1 Tilera-GX36 实验硬件平台 | 第68-69页 |
| 6.1.2 Tilera-GX36 多核开发环境 | 第69-70页 |
| 6.1.3 实验测试视频序列 | 第70-71页 |
| 6.2 基于CTU单元的波前并行算法的实验结果及分析 | 第71-73页 |
| 6.3 快速融合环路滤波算法的实验结果及分析 | 第73-75页 |
| 6.4 基于多核处理平台的多路视频流并行解码系统的实验结果及分析 | 第75-78页 |
| 6.4.1 多层次并行解码算法实验结果及对比分析 | 第75-76页 |
| 6.4.2 动态多路视频流调度算法实验结果及对比分析 | 第76-78页 |
| 6.5 本章小结 | 第78-79页 |
| 第七章 总结与展望 | 第79-81页 |
| 7.1 总结 | 第79-80页 |
| 7.2 展望 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 附录1 攻读硕士学位期间撰写的论文 | 第84-85页 |
| 致谢 | 第85页 |
