面向现代电子生产设备的FPGA运动控制IP核设计 |
论文目录 | | 摘要 | 第1-6页 | Abstract | 第6-10页 | 第一章 绪论 | 第10-18页 | 1.1 研究背景 | 第10-12页 | 1.1.1 现代电子生产设备简介 | 第10-11页 | 1.1.2 现代电子生产设备的运动控制关键技术分析 | 第11-12页 | 1.2 研究现状 | 第12-16页 | 1.2.1 运动控制器发展概况 | 第12-13页 | 1.2.2 基于ASIC/FPGA的运动控制研究现状 | 第13-15页 | 1.2.3 软IP核设计概述 | 第15-16页 | 1.3 研究内容及章节安排 | 第16-18页 | 第二章 运动控制IP核的功能需求 | 第18-20页 | 2.1 软硬件任务划分 | 第18页 | 2.2 IP核功能需求 | 第18-19页 | 2.3 本章小结 | 第19-20页 | 第三章 插补与加减速规划的硬件实现 | 第20-61页 | 3.1 加减速规划模块 | 第20-39页 | 3.1.1 加减速规划算法简介 | 第20-21页 | 3.1.2 梯形加减速控制 | 第21-27页 | 3.1.3 S形曲线加减速控制 | 第27-33页 | 3.1.4 速度参数的重规划 | 第33-35页 | 3.1.5 连续加减速规划 | 第35-39页 | 3.1.6 飞行变速 | 第39页 | 3.2 插补模块 | 第39-59页 | 3.2.1 插补原理简介 | 第39-45页 | 3.2.2 数据采样直线插补的硬件实现 | 第45-47页 | 3.2.3 数据采样圆弧插补的硬件实现 | 第47-59页 | 3.3 本章小结 | 第59-61页 | 第四章 伺服控制相关算法的硬件实现 | 第61-73页 | 4.1 精插补模块设计 | 第61-65页 | 4.1.1 直接精插补 | 第61页 | 4.1.2 间插分频及其硬件实现 | 第61-63页 | 4.1.3 基于间插分频的直接精插补硬件实现 | 第63-65页 | 4.2 脉冲测速辨向模块设计 | 第65-70页 | 4.2.1 编码器和光栅尺 | 第65-66页 | 4.2.2 脉冲测速方法简介 | 第66-69页 | 4.2.3 脉冲测速辨向模块的硬件实现 | 第69-70页 | 4.3 PID制器模块设计 | 第70-72页 | 4.3.1 PID控制器 | 第70-71页 | 4.3.2 PID控制器的硬件实现 | 第71-72页 | 4.4 本章小结 | 第72-73页 | 第五章 FPGA板卡设计与实现 | 第73-80页 | 5.1 FPGA简介与选型 | 第73-75页 | 5.1.1 FPGA简介 | 第73-74页 | 5.1.2 FPGA选型 | 第74-75页 | 5.2 板级电路设计 | 第75-79页 | 5.2.1 系统硬件结构 | 第75页 | 5.2.2 核心电路设计 | 第75-77页 | 5.2.3 通信电路设计 | 第77-78页 | 5.2.4 电机接.设计 | 第78-79页 | 5.3 本章小结 | 第79-80页 | 第六章 系统测试与结果分析 | 第80-91页 | 6.1 实验平台介绍 | 第80-82页 | 6.1.1 直线电机平台简介 | 第80页 | 6.1.2 测试平台结构 | 第80-82页 | 6.2 通信模块 | 第82-83页 | 6.2.1 UART模块设计 | 第82-83页 | 6.2.2 参数的帧格式定义 | 第83页 | 6.3 系统综合与FPGA实现 | 第83-85页 | 6.3.1 IP的配置及辅助模块集成 | 第83-85页 | 6.3.2 FPGA设计技巧 | 第85页 | 6.4 功能测试与分析 | 第85-88页 | 6.4.1 轨迹信息的定义 | 第85-86页 | 6.4.2 速度信息的定义 | 第86-87页 | 6.4.3 系统仿真与联调 | 第87页 | 6.4.4 测试结果 | 第87-88页 | 6.4 参数化设计与可移植性探讨 | 第88-89页 | 6.4.1 参数化设计 | 第88-89页 | 6.4.2 移植到Altera | 第89页 | 6.5 本章小结 | 第89-91页 | 第七章 总结与展望 | 第91-93页 | 7.1 总结 | 第91页 | 7.2 展望 | 第91-93页 | 参考文献 | 第93-97页 | 读硕士期间取得的研究成果 | 第97-98页 | 致谢 | 第98-99页 | 附件 | 第99页 |
|
|
|
| |