论文目录 | |
目录 | 第1-7页 |
表目录 | 第7-8页 |
图目录 | 第8-10页 |
摘要 | 第10-12页 |
ABSTRACT | 第12-14页 |
第一章 绪论 | 第14-20页 |
· 课题研究背景 | 第14-16页 |
· DSP芯片的发展趋势 | 第14-15页 |
· DSP芯片结构特点 | 第15-16页 |
· Cache技术的发展及优化策略 | 第16-19页 |
· 存储墙问题 | 第16页 |
· 多核处理器 | 第16-17页 |
· Cache优化相关策略分析 | 第17-19页 |
· 本文所做的研究工作 | 第19页 |
· 论文的组织结构 | 第19-20页 |
第二章 X-QDSP存储结构的分析及其性能优化研究 | 第20-31页 |
· X-QDSP芯片结构 | 第20-21页 |
· X-QDSP的存储系统分析 | 第21-23页 |
· X-QDSP单核的两级存储结构 | 第21-22页 |
· X-QDSP的片上共享存储与核间高速传输 | 第22-23页 |
· X-QDSP二级Cache功能分析与结构设计 | 第23-29页 |
· L2 结构分析 | 第24-26页 |
· 面向多核的功能变化 | 第26-27页 |
· 面向多核的结构设计 | 第27-29页 |
· X-QDSP存储系统的性能优化途径分析 | 第29-30页 |
· 本章小结 | 第30-31页 |
第三章 X-QDSP片内片外间存储通道的优化设计 | 第31-45页 |
· X-QDSP中数据存取通道分析和优化途径 | 第31-35页 |
· X-QDSP EMIF接口简介 | 第31-34页 |
· L2-EMIF存储通道的分析及优化途径 | 第34-35页 |
· X-QDSP存储系统的优化设计 | 第35-39页 |
· 侦听回写旁路的并行处理及合并机制的优化设计 | 第35-36页 |
· L2 与EMIF间写回缓冲的设计 | 第36-38页 |
· L2 与EMIF间请求字优先的设计 | 第38-39页 |
· 总线加宽的处理 | 第39页 |
· L2 部件EMIF读写模块的优化实现 | 第39-44页 |
· L2 写失效机制优化处理 | 第40-42页 |
· L2 读失效机制优化处理 | 第42-44页 |
· 本章小结 | 第44-45页 |
第四章 L2 对EDMA高效访问片内SRAM的优化设计 | 第45-57页 |
· X-QDSP L2 与EDMA存储通道的分析和优化途径 | 第45-49页 |
· X-QDSP的EDMA简介 | 第45-47页 |
· DMA和 L2 SRAM的接口 | 第47-48页 |
· X-QDSP的L2 与EDMA存储通道的分析和优化途径 | 第48-49页 |
· EDMA读写L2SRAM处理机制的优化 | 第49-53页 |
· EDMA读写请求的接受缓冲设计 | 第49-51页 |
· EDMA读写L2SRAM侦听和发送的流水化处理 | 第51-52页 |
· X-QDSP基于侦听的优化处理 | 第52-53页 |
· 片内存储对EDMA访问片内SRAM归并处理优化设计 | 第53-54页 |
· L2 部件EDMA读写模块的优化设计 | 第54-56页 |
· 本章小结 | 第56-57页 |
第五章 模拟验证及其结果分析和性能评测 | 第57-71页 |
· 验证方法与策略 | 第57-59页 |
· L2 模块级的功能验证 | 第57页 |
· X-QDSP的系统的验证 | 第57-59页 |
· L2 覆盖率测试 | 第59页 |
· L2 与EMIF、EDMA之间的相关的模拟验证 | 第59-65页 |
· L2 与EMIF之间存取通路的模拟 | 第59-62页 |
· L2 与EDMA数据存取通道的验证 | 第62-65页 |
· 模拟结果分析 | 第65-67页 |
· L2-EMIF存储通道的模拟结果分析 | 第65-66页 |
· L2-EDMA数据存取通道的模拟结果分析与性能评测 | 第66-67页 |
· 优化后对整个芯片性能的评测及数据分析 | 第67-70页 |
· 本章小结 | 第70-71页 |
第六章 结束语 | 第71-72页 |
致谢 | 第72-73页 |
参考文献 | 第73-77页 |
作者在学期间发表的论文 | 第77
页 |