高性能芯片时钟树的物理设计与实现

	载入中...

高性能芯片时钟树的物理设计与实现

分类：教育论文网→工业技术论文→无线电电子学、电信技术论文→微电子学、集成电路（IC）论文→一般性问题论文→设计论文

高性能芯片时钟树的物理设计与实现

论文目录
摘要	第1-5页
Abstract	第5-8页
引言	第8-9页
1 绪论	第9-16页
1.1 课题的意义和研究现状	第9-12页
1.2 后端物理设计介绍	第12-14页
1.3 时钟网络的重要性	第14-15页
1.4 本文的主要内容及结构	第15-16页
2 时钟网络的理论分析	第16-28页
2.1 芯片中时钟的概念	第16-21页
2.1.1 数据路径	第16页
2.1.2 时钟延迟	第16-17页
2.1.3 时钟偏移	第17-21页
2.1.4 过渡时间	第21页
2.2 时钟网络的顶层分析	第21-26页
2.2.1 H型结构	第21-22页
2.2.2 X-H型结构	第22-24页
2.2.3 网格型时钟结构	第24-26页
2.3 时钟网络中低功耗的设计	第26-27页
2.4 本章小结	第27-28页
3 常规时钟设计方法	第28-35页
3.1 准备工作	第28-29页
3.2 时钟树的综合	第29-31页
3.3 时钟树结果简析	第31-35页
4 时钟网络的实现	第35-57页
4.1 local tree的实现	第36-53页
4.1.1 新的单元库的建立	第36-40页
4.1.2 综合	第40-44页
4.1.3 floorplan的实现	第44页
4.1.4 placement的实现	第44-47页
4.1.5 CTS的实现	第47-53页
4.2 顶层网络的算法和实现	第53-57页
4.2.1 Clock mesh的搭建	第53-55页
4.2.2 Pre mesh tree的搭建	第55-57页
5 结果分析	第57-63页
5.1 实验环境	第57页
5.2 实验结果分析	第57-61页
5.3 时钟偏差分析	第61-63页
结论	第63-64页
参考文献	第64-66页
致谢	第66-67页

本篇论文共67页，点击这进入下载页面。

更多论文
高性能芯片时钟树的物理设计与实现
A型漏电保护器专用控制芯片的优化设
基于数据路径延迟多样性的集成电路
短距离无线数传基带芯片后端设计
基于OC8051芯片处理器的3D IC布局布
集成电路静电保护网络及器件特性研
一款低功耗蓝牙SoC的设计与验证
用于JESD204B接口的CMOS锁相环电路
HINOC2.0 QOS优化设计及芯片级功能
kriging元模型构造方法及其在电路优
针对片上网络的低功耗互连设计
基于Encounter的RISC_CPU后端设计研
一种新型CMOS亚阈值四象限模拟乘法
Virtuoso IC61平台下0.13微米混合/
《TRIPS协定》下我国集成电路布图设
IC产品新型封装模具设计研究
BGA焊点在不同加载方式下的蠕变行为
CuCGA互连焊点电流承载能力的研究
基于自动建模方法的互连可靠性研究
基于重分布封装的芯片热力特性分析
面向微器件封装的高速引线线夹设计
典型封装器件热应力分析及焊点疲劳
可延展柔性互连结构仿真研究
基于TSV的三维高功率芯片的散热特性
电路模块堆叠立体组装技术研究
可延展柔性互连模型研究
基于LTCC的微流道结构设计和优化
28nm IC封装系统的多物理域优化设计
压配合连接器压接设备机械系统的设
状态检测对锡膏印刷机生产效率的影
铜基Ba_1-xSr_x
微观组织和晶粒取向对无铅钎料焊点
基于电磁驱动的倒装机键合装置设计
SMT贴片机维护保养项目的进度计划与
WLP-FDTD在高速互连系统中的应用研
芯片制造的实时自动派工的研究
具有倒装及堆叠技术的DrMOS封装工艺
基于虚拟仪器的电路板功能测试系统
基于内聚力模型的表面波无损表征Lo
SMT封装电路板缺陷三维在线检测技术
基于IEEE P1687网络的单链全扫描结
集成电路ESD失效机理和ESD防护电路
基于JTAG的芯片测试系统研究

时钟树论文时钟偏差论文时钟延时论文
版权申明：目录由用户coff**提供，www.51papers.com仅收录目录，作者需要删除这篇论文目录请点击这里。
\| 设为首页\|\|加入收藏\|\|站内搜索引擎\|\|站点地图\|\|在线购卡\|
版权所有教育论文网 Copyright(C) All Rights Reserved