论文目录 | |
摘要 | 第1-6页 |
Abstract | 第6-11页 |
第一章 绪论 | 第11-17页 |
1.1 研究背景及意义 | 第11-14页 |
1.2 芯片测试方法研究现状 | 第14-16页 |
1.3 论文主要研究内容及结构 | 第16-17页 |
第二章 Topmetal-Ⅱ~-的结构及原理 | 第17-27页 |
2.1 Topmetal-Ⅱ~-整体结构框图 | 第17-18页 |
2.2 Topmetal-Ⅱ~-模拟读出 | 第18-20页 |
2.2.1 模拟读出结构 | 第18-19页 |
2.2.2 模拟读出原理 | 第19-20页 |
2.2.3 模拟读出测试 | 第20页 |
2.3 Topmetal-Ⅱ~-数字读出 | 第20-26页 |
2.3.1 数字读出通道结构 | 第20-21页 |
2.3.2 数字读出CSA工作状态 | 第21页 |
2.3.3 信号量化 | 第21-22页 |
2.3.4 数字读出时序 | 第22-24页 |
2.3.5 列优先读出逻辑 | 第24-26页 |
2.4 Topmetal-Ⅱ~-数字读出测试步骤 | 第26-27页 |
第三章 数字读出硬件及固件设计 | 第27-37页 |
3.1 数字读出测试平台整体框图 | 第27页 |
3.2 邦定板设计 | 第27-28页 |
3.3 测试底板设计 | 第28-30页 |
3.4 FPGA开发板资源介绍 | 第30-31页 |
3.5 FPGA固件设计 | 第31-37页 |
3.5.1 FPGA顶层结构的设计 | 第32-33页 |
3.5.2 全局时钟划分与处理 | 第33-34页 |
3.5.3 高速数据缓存 | 第34页 |
3.5.4 模拟读出固件设计及仿真 | 第34-35页 |
3.5.5 数字读出固件设计 | 第35页 |
3.5.6 1G以太网通信技术的实现 | 第35-37页 |
第四章 上位机软件设计 | 第37-44页 |
4.1 PC端上位机软件概述 | 第37页 |
4.2 套接字程序设计 | 第37-39页 |
4.2.1 套接字介绍 | 第37-38页 |
4.2.2 流套接字通信函数 | 第38-39页 |
4.3 脚本控制及数据处理程序设计 | 第39-40页 |
4.4 绘图程序设计 | 第40-41页 |
4.5 激励脉冲源程序设计 | 第41-44页 |
4.5.1 程控仪器介绍 | 第42页 |
4.5.2 仪器发现与波形生成 | 第42-44页 |
第五章 像素阵列一致性补偿 | 第44-54页 |
5.1 像素阵列一致性分析及补偿方法 | 第44页 |
5.2 像素阵列一致性测试条件的设置 | 第44页 |
5.3 像素的S曲线 | 第44-46页 |
5.4 S曲线中各特征点的定义 | 第46-47页 |
5.5 像素Baseline的分布 | 第47-49页 |
5.5.1 像素Baseline median的分布 | 第47-48页 |
5.5.2 像素Baseline width的分布 | 第48-49页 |
5.6 像素Transition的分布 | 第49-51页 |
5.6.1 像素Transition median的分布 | 第49-50页 |
5.6.2 像素Transition width的分布 | 第50-51页 |
5.7 4-Bit DAC的最佳步长和VR8B的最佳值 | 第51-52页 |
5.8 4-Bit DAC配置数据 | 第52-53页 |
5.9 Threshold的分布 | 第53-54页 |
第六章 像素阵列性能测试 | 第54-62页 |
6.1 配置4-Bit DAC | 第54页 |
6.2 像素的S曲线 | 第54-55页 |
6.3 像素Baseline的分布 | 第55-58页 |
6.3.1 像素Baseline median的分布 | 第55-56页 |
6.3.2 像素Baseline width的分布 | 第56-58页 |
6.4 像素Transition的分布 | 第58-60页 |
6.4.1 像素Transition median的分布 | 第58-59页 |
6.4.2 像素Transition width的分布 | 第59-60页 |
6.5 光照测试 | 第60-61页 |
6.6 像素阵列性能测试结果分析 | 第61-62页 |
第七章 总结与展望 | 第62-63页 |
7.1 总结 | 第62页 |
7.2 展望 | 第62-63页 |
参考文献 | 第63-66页 |
攻读学位期间科研成果 | 第66-67页 |
致谢 | 第67页 |