论文目录 | |
| 摘要 | 第1-4
页 |
| Abstract | 第4-5
页 |
| 目录 | 第5-9
页 |
| 第一章 引言 | 第9-14
页 |
| · 国内外计算机领域的发展 | 第9-10
页 |
| · 微处理器设计成为热点 | 第9-10
页 |
| · 超大规模可编程器件广泛应用 | 第10
页 |
| · 硬件设计软件化 | 第10
页 |
| · 通用CPU实验系统的背景 | 第10-11
页 |
| · 通用CPU实验平台的设计目的 | 第11-12
页 |
| · 通用CPU实验平台的设计目标 | 第12
页 |
| · 本文的研究内容 | 第12-14
页 |
| 第二章 通用CPU实验系统概述 | 第14-17
页 |
| · 通用CPU实验平台总体设计 | 第14
页 |
| · CPU内核设计 | 第14-15
页 |
| · CPU内核仿真和测试 | 第15
页 |
| · CPU外围主板的设计 | 第15-17
页 |
| 第三章 CPU指令集设计 | 第17-26
页 |
| · 指令类型 | 第17-18
页 |
| · 指令格式 | 第18-20
页 |
| · 指令功能 | 第20-25
页 |
| · 算术运算指令 | 第20-21
页 |
| · 逻辑运算指令 | 第21-22
页 |
| · 条件分支指令 | 第22
页 |
| · 跳转指令 | 第22-23
页 |
| · 内存访问指令 | 第23
页 |
| · 数据转移指令 | 第23-24
页 |
| · 空操作指令 | 第24-25
页 |
| · 寻址方式和指令扩展 | 第25-26
页 |
| 第四章 CPU数据通路设计 | 第26-37
页 |
| · CPU设计概述 | 第26-27
页 |
| · 处理器时钟 | 第27
页 |
| · 分析指令执行需要的部件 | 第27-29
页 |
| · R格式指令需要的功能部件 | 第27-28
页 |
| · I格式指令需要的功能部件 | 第28
页 |
| · J格式指令需要的功能部件 | 第28
页 |
| · 其它的功能部件 | 第28-29
页 |
| · 构建数据通路 | 第29-37
页 |
| · 存储器(RAM) | 第29-30
页 |
| · 下地址生成单元(PC_NEXT) | 第30-32
页 |
| · 运算器(ALU) | 第32-33
页 |
| · 寄存器堆(Reg_bank) | 第33-34
页 |
| · 时钟(CLK) | 第34
页 |
| · 指令寄存器(IR) | 第34-35
页 |
| · 内存数据寄存器(MDR) | 第35-36
页 |
| · 写内存寄存器(B_OUT) | 第36-37
页 |
| 第五章 CPU控制通路设计 | 第37-50
页 |
| · 控制单元(CONTROL) | 第37-39
页 |
| · 多路选择器(MUX) | 第39-41
页 |
| · ALU控制信号实现 | 第41-43
页 |
| · 主控信号实现 | 第43-46
页 |
| · ALU源端口选择控制(S_source_type) | 第44
页 |
| · ALU目的端口选择控制(D_source_type) | 第44
页 |
| · C进位端口选择控制(C_source_type) | 第44-45
页 |
| · Load立即数高低位选择控制(Load_source_type) | 第45
页 |
| · 下地址选择控制(PC_source_type) | 第45-46
页 |
| · 分支类型选择控制(Branch_function_type) | 第46
页 |
| · 其它控制信号 | 第46
页 |
| · 内存访问指令控制 | 第46-48
页 |
| · 内存读指令(LR)分析 | 第47-48
页 |
| · 内存写指令(SR)分析 | 第48
页 |
| · 集成数据通路与控制通路 | 第48-50
页 |
| 第六章 可编程逻辑器件及CPU实现 | 第50-59
页 |
| · EDA设计方法概述 | 第50-51
页 |
| · VHDL语言 | 第51-52
页 |
| · VHDL的优点 | 第51
页 |
| · VHDL程序结构 | 第51-52
页 |
| · 可编程逻辑器件 | 第52-53
页 |
| · 可编程逻辑器件分类 | 第52-53
页 |
| · 在系统编程 | 第53
页 |
| · 可编程逻辑器件的可测试性 | 第53
页 |
| · FPGA实现通用CPU 内核 | 第53-56
页 |
| · FPGA器件的编程 | 第54
页 |
| · ACEX1K系列FPGA的特点 | 第54
页 |
| · ACEX1K系列FPGA的结构 | 第54-56
页 |
| · 可编程逻辑器件设计方法 | 第56-57
页 |
| · 设计输入 | 第56-57
页 |
| · 设计编译和综合 | 第57
页 |
| · 功能验证和定时验证 | 第57
页 |
| · 器件编程 | 第57
页 |
| · 在系统验证 | 第57
页 |
| · 可编程逻辑器件开发工具 | 第57-59
页 |
| 第七章 CPU的仿真测试 | 第59-72
页 |
| · 构建仿真环境 | 第59-60
页 |
| · 指令仿真测试 | 第60-71
页 |
| · 数据转移指令仿真测试 | 第60
页 |
| · 算术运算指令仿真测试 | 第60-61
页 |
| · 逻辑运算指令仿真测试 | 第61-62
页 |
| · 立即数指令仿真测试 | 第62-63
页 |
| · 空指令和跳转指令仿真测试 | 第63-65
页 |
| · 分支跳转指令仿真测试 | 第65-69
页 |
| · LR指令测试 | 第69-70
页 |
| · SR指令测试 | 第70-71
页 |
| · 硬件测试 | 第71-72
页 |
| 第八章 CPU测试平台设计和实现 | 第72-80
页 |
| · CPU外围主板的功能和特点 | 第72-73
页 |
| · 支持各类指令系统的灵活性 | 第72
页 |
| · CPU调试的灵活性 | 第72-73
页 |
| · 外围主板的总体设计 | 第73-75
页 |
| · PC监控与主板间的通信 | 第73-74
页 |
| · 存储器的读写 | 第74
页 |
| · 单片机控制电路对CPU的调试控制 | 第74-75
页 |
| · CPU内部数据的监测 | 第75
页 |
| · 外围主板控制电路的设计 | 第75-76
页 |
| · 外围电路的接口设计 | 第76-77
页 |
| · 通信电路 | 第76
页 |
| · 外部存储器电路 | 第76-77
页 |
| · CPU的调试过程 | 第77
页 |
| · 调试模式 | 第77-78
页 |
| · 单片机控制RAM模式 | 第77
页 |
| · CPU手工独立调试模式 | 第77-78
页 |
| · CPU独立运行模式 | 第78
页 |
| · CPU调试运行模式 | 第78
页 |
| · 通用CPU实验系统的实现 | 第78-80
页 |
| 第九章 结论和进一步工作 | 第80-82
页 |
| · 结论 | 第80
页 |
| · 进一步工作 | 第80-82
页 |
| 参考文献 | 第82-83
页 |
| 致 谢 | 第83-84
页 |
| 附录1: CPU内核总体结构图 | 第84-85
页 |
| 个人简历 | 第85-86
页 |
| 工作经历 | 第85
页 |
| 教育背景 | 第85-86
页 |
| 申请学位期间的研究成果 | 第86-87
页 |
| 攻读硕士期间发表文章 | 第87页 |
